WR-X CPU Boardがほぼ完成した。

WR-X CPU Board

多分まだ細かい仕様は変更になるが、一応Phase 1としてはこれで完成ということにしよう、と思う。

色々考え抜いた結果のスペックは、以下の物になった。

・CPU : Renesus SuperH/SH4 240MHz
・RAM : 32 bit access 12ns static RAM 1MB
・ROM : 8bit access 70ns Flash ROM 512KB
・COMM : RS-232C & CMOS両対応2ch。1chはFIFO搭載
・Power : 3.3V 3Aレギュレータ内蔵、1.8V 1Aレギュレータ内蔵

設定用DIPスイッチが１４スイッチ搭載している。

また、SuperH/SH4はリセット信号が複雑なため、リセット信号生成専用CPUがあり、プログラムでリセット信号を生成する、という複雑な構成になっている。

周辺ロジック回路を極小面積で実現するために、XilinxのCPLDを２個用いている。

もっと大きな容量のCPLD１個でも回路的には良いのだが、２個の方が配置が分散するため、こちらの方が結果的に小さく作れるということでこちらにした。

CPLDのプログラム用のJTAGも用意されている。

CPUの信号線はI/O専用として使う部分以外はほぼ全て引き出されていて、BUSはWRX-BUS1とWRX-BUS2の２つに分かれている。

WRX-BUS1は周辺I/Oとの通信に必要な信号線が全て集めてあるため、通常はWRX-BUS1のみ接続すればよい。

大容量RAM等を別途搭載したいときは、それらに必要な信号線がWRX-BUS2に引き出されているので、両方のBUSを接続して使うようになっている。

次はサーボボードやA/Dボードなども作っていくことにしよう。